## ®日本国特許庁(JP)

⑪特許出願公開

#### ⑫ 公 開 特 許 公 報 (A) 平3-211885

@Int. Cl. 5

識別記号

庁内整理番号

❸公開 平成3年(1991)9月17日

H 01 L 29/784

7210-5F H 01 L 29/78 321.V

審査請求 未請求 請求項の数 1 (全3頁)

60発明の名称

半導体装置及びその製造方法

②特 願 平2-7470

22出 願 平2(1990)1月17日

⑫発 明 仰発 明 者 昌彦

大阪府門真市大字門真1006番地 松下電子工業株式会社内 大阪府門真市大字門真1006番地 松下電子工業株式会社内

野

利彦

大阪府門真市大字門真1006番地

勿出 願 松下電子工業株式会社 個代 理 弁理士 栗野 重孝

外1名

朋

1、発明の名称

半導体装置及びその製造方法

- 2、特許請求の範囲
  - (1) 半導体基板に形成した垂直溝部の側壁と溝底 部の絶縁膜の膜厚が異なることを特景とする半 溥体焚版。
- (2) 絶縁膜を有した垂直溝部をポリシリコンで埋 込み、ゲート電極として利用したことを特盤と する垂直溝型電界効果トランジスタ型の半導体 技商.
- (3) 垂直溝部を有する半導体基板にSiN膜を形 成し、このSiN膜を反応性イオンエッチング によって講側壁にのみ残し、次いで熱酸化する ことを特長とする請求項1または請求項2記載 の半導体装置の製造方法。
- 3、発明の詳細な説明

産業上の利用分野

本発明は、表面を絶縁膜で被膜した垂直溝を有 する半導体装置の構造及び製造方法に関する。

従来の技術

従来、この種の半導体装置は第4図に示すよう な構成であった。第4図において半導体基板1に 形成した垂直牌に形成する熱酸化膜10の膜厚は **構の側壁と溝の底部とにおいて同じ膜度になって** いた。従って、第3図に示すように、この熱酸化 膜を形成した垂直溝部をポリシリコンで埋込んで つくられた従来の垂直溝型電界効果トランジスタ では、ゲート絶縁膜となる溝側壁の酸化膜りの度 さとドレイン層11とゲート電極3との重なり容 量の要因となる神底部の酸化膜91の厚さは同じ 厚さになる。一般に、ゲート酸化膜は薄く設計さ れるため、ドレイン・ゲート間容量が増加する結 果になっていた。

# 発明が解決しようとする課題

このような従来の構成では、清部絶縁膜の圧さ . を側壁と底部とで変えることは困難であった。即 ち、絶縁膜を被膜した垂直溝を有する半導体装 麗、とくにこの講部をポリシリコンで埋込んだ垂 直清型電界効果トランジスタでは、溝底部の酸化 腹はゲート・ドレイン間容量を構成するため、高 速動作のためにはこの部分の容量は大きくない方 が良い。しかし、講部に熱酸化によって酸化膜を 形成する場合、講例塾と講底部は同じ膜厚にな り、異なった厚みにつくることは不可能であっ

本発明はこのような課題を解決するもので、構 底部と溝側壁部の絶縁膜の厚みを変えて形成させ ることを目的とするものである。

課題を解決するための手段

この課題を解決するために、本発明では講底部の絶縁膜厚を、講例壁の絶縁膜厚より厚くすることでゲート・ドレイン問容量を低減している。そのために講例際にのみSiNを残し、その後熱酸化により講底部に厚い酸化膜を形成したものである。

作用

この構成により、講底部の絶縁膜を講例盤の絶 緑膜よりも厚くすることができるので、電界効果 型トランジスタのゲート・ドレイン間容量を低減

ができる。その後、熱酸化し、さらにリン酸によってSiN膜7を除去すれば同図のに示す構造となる。即ち、垂直溝部に形成した酸化膜の膜厚は、溝底部に形成された酸化膜8の方が溝側盤に形成された酸化膜6より厚くなっている。なお、ここでフッ化水素容液によって溝側壁の予備の酸化膜6を除去し、新たに所望の膜厚のゲート酸化膜を熱酸化によって形成することも可能である。

### 発明の効果

以上のように本発明によれば、電界効果型トランジスタのゲート・ドレイン間容量を低減でき高速動作が可能となる。また、本発明の製造方法によれば、垂直溝に形成する絶縁膜の膜厚を溝倒繋と溝底部で異なる膜厚に形成することができる。

### 4、図面の簡単な説明

第1図は本発明の一実施例による電界効果トランジスタの断面図、第2図は本発明の製造方法の一実施例を示す製造工程図、第3図は従来構造の断面図、第4図は従来の製造方法の製造工程図である。

でき、高速動作が可能となる。

#### 実施例

第1図は本発明の一実施例による半導体装置である垂直滞型電界効果トランジスタ装置の構成を示す。 海部に形成された熱酸化膜は、 溝底部に形成された酸化膜21の方が溝側盤に形成された砂 で形成されたゲート電極3とドレイン領域112との間の容量は、溝側壁と溝底部の酸化膜厚がしたの間の容量は、溝側壁と溝底部の酸化膜厚がした。 4はリース領域、5は基板ソース領域を示している。

第2図は本発明による製造方法の一実施例である。垂直溝を有するドレイン例域となる半導体基板1に予備の酸化膜Gを数百A形成し、次いで、域圧CVD法によってSiN膜を500~3000A成長させ同図(b)に示す構造にする。この状態の半導体基板1をCF4系ガスを用いた反応性イオンエッチング法によりエッチングすると同図(c)に示すように、溝の側壁にのみSiN膜7を残すこと

1 …… 半導体基板、2,21…… 酸化膜、3 … … ゲート電極、4 …… ソース領域、5 …… 基板ソース領域、6 …… 酸化膜、7 …… Si N膜、8 … … 酸化膜、11 ……ドレイン領域。

代理人の氏名 弁理士 栗野重孝 ほか1名

